En la conferencia SC11, Intel Corporation dio a conocer algunos detalles sobre la siguiente generación de plataformas de la compañía basadas en el procesador Intel Xeon con arquitectura Intel®Many Integrated Core (Intel® MIC) diseñadas para informática de alto rendimiento (high performance computing, HPC). La compañía también destacó las nuevas inversiones en investigación y desarrollo que harán que el sector alcance un rendimiento de Exaescala en 2018.
Durante su sesión informativa en la conferencia, Rajeeb Hazra, director general de Informática Técnica en el Intel Datacenter and Connected Systems Group, afirmó que la familia del procesador Intel Xeon E5 representa el primer procesador para servidores en todo el mundo que ofrece soporte a la integración total de la especificación PCI Express 3.0. Se estima que el PCIe 3.0 puede duplicar el bando de ancha de interconexión en comparación con la especificación PCIe* 2.0, permitiendo al mismo tiempo el uso de servidores de menor consumo y mayor densidad. Asimismo, los nuevos Fabric Controllers que van a obtener el máximo provecho de la especificación PCI Express 3.0 permitirán un incremento del rendimiento y una mejora en la transferencia de datos de manera más eficiente con el número creciente de nodos en los superordenadores de HPC.
Los primeros benchmarks de rendimiento revelaron que el Intel Xeon E5 ofrece hasta 2,1 veces más rendimiento en FLOPS (Floating Point Operations Per Second, tal y como lo evalúa Linpack) sin tratar y hasta un 70% más de rendimiento con el uso de cargas de trabajo en HPC real, en comparación con los procesadores Intel Xeon serie 5600 de la generación anterior.
Los procesadores Intel Xeon E5 aparecen en la lista TOP500 justo el año en el que se celebra el 40 aniversario del lanzamiento del primer microprocesador del mundo (el procesador Intel 4004) y en el 10 aniversario del lanzamiento de la marca Intel Xeon. Desde la presentaciuón de los procesadores Intel Xeon en 2001, Intel estima que el rendimiento de Xeon ha aumentado más de 130 veces.
Dos meses desde su distribución inicial a los centros de superinformática, los procesadores Intel Xeon E5 se utilizan ahora en 10 sistemas incluidos en la lista TOP500. Más de 20.000 de estos procesadores se encuentran operativos, y ofrecen un rendimiento máximo combinado de más de 3,4 Petaflops.
Tal y como se anunció anteriormente, la próxima familia del procesador Intel Xeon E5 se utilizará en otros superordenadores del futuro, entre los que se incluyen el “Stampede” de 10 PFLOPS de Texas Advanced Computing Center, el “Yellowstone” de1,6 PFLOPS del National Center for Atmospheric Research, el “Curie” de 1,6 PFLOPS en GENCI, el sistema de 1.3 PFLOPS en el International Fusion Energy Research Center (IFERC) y la ampliación del “Pleiades” de más de 1 PFLOPS de la NASA.
Intel comenzó a distribuir la familia del procesador Intel Xeon E5 a una pequeña cantidad de clientes de HPC y de la nube en septiembre y se estima que, a mediados de 2012, podrá encontrarse disponible de manera generalizada. Actualmente, Intel está realizando un seguimiento a más de 400 diseños con la familia de procesador Intel Xeon E5, una cifra que casi duplica la cantidad de generación de procesadores Intel Xeon 5500/5600 en el momento de lanzamiento. La demanda para los componentes de producción iniciales es, aproximadamente, 20 veces superior en comparación a las generaciones anteriores de los procesadores Intel Xeon serie 5500 ó 5600.
Durante el SC’11 Intel también ofreció detalles de su muy ampliada línea de placas y chasis de servidores, incluyendo los productos específicamente optimizados para HPC, que se encontrarán listos para ofrecer soporte al lanzamiento del procesador Intel® Xeon® E5.
Se realiza una demostración del primer coprocesador Teraflop de Intel con arquitectura Many Integrated Core
Intel también ha reiterado su compromiso para ofrecer la plataforma más eficiente y con una programación más sencilla para aplicaciones altamente paralelas. Los beneficios de la arquitectura Intel MIC en los modelos meteorológicos, en tomografía, en plegamiento de proteínas y en simulación avanzada de materiales se demostraron en la caseta de Intel instalada en la conferencia SC11.
La primera demostración en directo del coprocesador “Knights Corner” con arquitectura Intel MIC indicó que la arquitectura de Intel es capaz de ofrecer más de 1 TFLOP de rendimiento de punto flotante de doble precisión (tal y como ha sido evaluado por el benchmark de multiplicación General Matrix-Matrix de doble precisión—DGEMM). Esta fue la primera demostración en donde un único chip de procesamiento fue capaz de lograr este nivel de rendimiento.
Uno de los beneficios de la arquitectura Intel MIC es la posibilidad que ofrece el uso de aplicaciones existentes sin necesidad de llevar el código a un nuevo entorno de programación. De esta manera, se permite a los científicos usar de forma simultánea el rendimiento de la CPU y del coprocesador con las aplicaciones existentes basadas en la arquitectura x86, lo que reduce en gran medida el tiempo, el coste y los recursos que, de otra manera, se precisarían para reescribirlos en lenguajes propios alternativos.
Intel Labs incrementa sus inversiones en laboratorios de informática de Exaescala
Tal y como se anunció previamente en la International Supercomputing Conference de 2011 en Hamburgo (Alemania), el objetivo de Intel es ofrecer rendimiento a nivel de Exaescala – más de 100 veces más rapidez que el rendimiento ahora disponible- en 2018, con tan sólo dos veces el consumo de energía que el principal superordenador actual. Es fundamental para alcanzar este objetivo trabajar estrechamente con la comunidad de HPC y, por ello, Hazra ha anunciado hoy varias nuevas iniciativas que ayudarán a conseguirlo.
Intel y el Barcelona Supercomputing Center (BSC) han firmado un acuerdo de varios años de duración para crear el Exascale Laboratory en Barcelona, el cuarto laboratorio de I+D de Exaescala de Intel en Europa, que se suma a los sitios existentes en París, Juelich (Alemania) y Lueven (Bélgica). Este nuevo laboratorio se centrará en los problemas de la escalabilidad en los sistemas de tiempo de ejecución (runtime) y programación de los superordenadores de Exaescala.
Asimismo, el Science and Technology Facilities Council (STFC) e Intel han firmado un memorándum de entendimiento para desarrollar y probar tecnología que será necesario para potenciar los superordenadores del futuro. Siguiendo este acuerdo inicial, los científicos informáticos de STFC en Daresbury Laboratory en Inglaterra e Intel colaborarán para probar y para evaluar el hardware actual y futuro de Intel con las más importantes aplicaciones de software, para asegurar que los científicos se encuentran preparados para utilizar los sistemas superinformáticos de Intel del futuro.
